<div class="post-text">
        <p>Dear All,</p><p>From linux(2.6.35) arm page table architecture i can see we 
have one hardware page table and  there is corresponding Linux page table 
Entry (L_PTE_*).The &quot;Linux&quot; PTE definitions are as like below from 
arch/arm/include/asm/pgtable.h.</p>

<pre><code>#define L_PTE_PRESENT   (1 &lt;&lt; 0)
#define L_PTE_FILE      (1 &lt;&lt; 1)    
#define L_PTE_YOUNG     (1 &lt;&lt; 1)
#define L_PTE_BUFFERABLE(1 &lt;&lt; 2)    
#define L_PTE_CACHEABLE (1 &lt;&lt; 3)    
#define L_PTE_USER      (1 &lt;&lt; 4)
#define L_PTE_WRITE     (1 &lt;&lt; 5)
#define L_PTE_EXEC      (1 &lt;&lt; 6)
#define L_PTE_DIRTY     (1 &lt;&lt; 7)
#define L_PTE_COHERENT  (1 &lt;&lt; 9)    
#define L_PTE_SHARED    (1 &lt;&lt; 10)
</code></pre>

<p><font face="arial, helvetica, sans-serif">So is it possible to add one more #<code>define L_PTE_DEBUG  (1 &lt;&lt; 11)</code>
 for my debugging purpose (basically to trap all the write to that page and set this bit when write happens and clear it off in another thread   )? Or is there any limitation like we can use only L_PTE till 10th bit ?</font></p>
<p><font face="arial, helvetica, sans-serif">So could you please help</font></p><p>--</p><p>Thanks &amp; Regards </p><p>Dhayn</p></div>